(4) Japanese Patent Laid-Open Publication No. Hei 5-259110

[Abstract]

[Object] To provide a metal plug forming method which enables formation of a barrier metal layer and a growth nucleus layer only on the inside of an opening in a simple manner.

[Configuration] In the metal plug forming method, an opening 16 is first formed in an interlayer insulation layer 14 provided on a semiconductor layer 10. Subsequently, a barrier metal layer 22 is formed. A metal plug is then formed within the opening by a selective CVD method. The method further comprises the following steps: (a) after forming the barrier metal layer 22 on the upper surface of the interlayer insulation layer 14 and within the opening 16, a growth nucleus 24 for generating crystal growth of a wiring material which serves to form the metal plug is formed on the barrier metal layer 22; (b) the growth nucleus 24 and the barrier metal layer 22 formed on the upper surface of the interlayer insulation layer 14 are removed by a polishing method; and (c) the wiring material is generated by crystal growth from the growth nucleus 24 by performing a selective CVD method, so as to form the metal plug 26 within the opening 16.

[0023] (Embodiment 1)

[Step-100] After forming an interlayer insulation layer 14 made of SiO₂ at a thickness of 800nm on a silicon layer 10 by a CVD method, an opening 16 is formed in the interlayer insulation layer 14 by a conventional method, such as a photolithographic method and a reactive ion etching method (refer to Fig. 1(A)). It is to be noted that an impurity-dispersed region 12 is provided in the silicon layer 10.

[0024] [Step-110] A barrier metal layer 22 composed of Ti and TiN layers, with thicknesses of 20nm and 100nm, respectively, is formed on the interlayer insulation layer 14 and within the opening 16 by an ECR CVD method. In Fig. 1(B), numeral 18 indicates the Ti layer, and numeral 20, the TiN layer. The above-referenced thickness figures and any such thickness figures appearing in the following description denote the film thickness above the interlayer insulation layer. The film thickness at the bottom portion of the opening depends on factors such as conditions of the ECR CVD method and structure of the opening (such as depth and diameter), but is generally approximately 50% of the film thickness above the interlayer insulation layer.

[0025] Formation conditions of the Ti layer 18 are as follows:

 $TiCl_4/H_2/Ar = 10/30/5$ sccm

Microwave power: 3kW

Temperature: 600°C

Pressure: 0.1Pa

H₂ and Ar are turned into plasma by electronic cyclotron resonance. Formation

conditions of the TiN layer 20 are as follows:

 $TiCl_4/N_2/H_2/Ar = 10/15/50/5$ sccm

Microwave power: 3kW Temperature: 600°C Pressure: 0.1Pa

N₂, H₂ and Ar are turned into plasma by electronic cyclotron resonance.

[0026] [Step-120] Subsequently, a layer composed of growth nucleus (hereinafter referred to as a growth nucleus layer) is formed at a thickness of 50nm over the barrier metal layer 22 by an ECR CVD method (refer to Fig. 1(B)). Formation conditions of the growth nucleus layer 24 are as follows:

 $TiCl_4 / H_2 / Ar = 10 / 30 / 5 sccm$

Microwave power: 3kW Temperature: 600°C Pressure: 0.1Pa

H₂ and Ar are turned into plasma by electronic cyclotron resonance.

[0027] [Step-130] Subsequently, the barrier metal layer 22 and the growth nucleus layer 24 formed over the interlayer insulation layer 14 are removed by a polishing method (refer to Fig. 1(C)).



Patent Number:

JP5259110

Publication date:

1993-10-08

Inventor(s):

HASEGAWA TOSHIAKI

Applicant(s):

SONY CORP

Requested Patent:

☐ JP5259110

Application Number: JP19920087459 19920312

Priority Number(s):

IPC Classification:

H01L21/28; H01L21/205; H01L21/28; H01L21/3205; H01L21/90

EC Classification:

Equivalents:

JP3211352B2

Abstract

PURPOSE:To provide the formation method, of a metal plug, wherein a barrier metal layer and a growth nucleus layer can be simply formed only at the inside of an opening part. CONSTITUTION: The formation method of a metal plug is a method wherein, after an opening part 16 has been formed in an interlayer insulating layer 14 formed on a semiconductor substrate 10, a barrier metal layer 22 is formed and a metal plug 24 is then formed at the inside of the opening part by a selective CVD method. The formation method is composed of the following: (a) a process wherein, after the barrier metal layer 22 has been formed on the upper surface of the interlayer insulating layer 14 and at the inside of the opening part 16, a growth nucleus 24 which crystal-grows a wiring material used to form the metal plug is formed on the barrier metal layer 22; (b) a process wherein the growth nucleus 24 and the barrier metal layer 22 which have been formed on the upper surface of the interlayer insulating layer are removed by a polishing method; and (c) a process wherein the wiring material is crystal- grown

Data supplied from the esp@cenet database - I2

by a selective CVD method and the metal plug is formed at the inside of the opening part 16.





(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5=2591110=

(43)公開日 平成5年(1993)10月8日

(51) Int.Cl. ⁵		識別記号				广内整理番号	FI		技術表示箇所
H01L	21/28 21/205		3 0	1 F	₹ 7	7738 – 4M			
	21/28			ļ	A 7	738 – 4M			
			3 0	1 7	r 7	738 – 4M			
					7	735 – 4M	Н	01L	21/88 B
							審査請求	未謂才	求 請求項の数3(全 6 頁) 最終頁に続く
(21)出願番号		特願平4-87459					(71)	出願人	
									ソニー株式会社
(22)出顧日		平成4年(1992)3月12日				2日			東京都品川区北品川6丁目7番35号
							(72)	発明者	長谷川 利昭
									東京都品川区北品川6丁目7番35号 ソニ
									一株式会社内
							(74)	代理人	弁理士 山本 孝久
							- 1		


(54) 【発明の名称】 半導体装置におけるメタルプラグの形成方法


(57)【要約】


【目的】パリアメタル層及び成長核層を開口部内のみに 簡単に形成することができるメタルプラグの形成方法を 提供する。

【構成】メタルプラグの形成方法は、半導体基板10上に形成された層間絶縁層14に開口部16を形成した後、パリアメタル層22を形成し、次いで選択CVD法で開口部内にメタルプラグ24を形成する方法である。そして、(イ)層間絶縁層14の上表面及び開口部16内にパリアメタル層22を形成した後、メタルプラグを形成すべき配線材料を結晶成長させるための成長核24を該パリアメタル層22上に形成する工程と、(ロ)層間絶縁層の上表面に形成された成長核24及びパリアメタル層22をポリッシュ法によって除去する工程と、

(ハ) 前配成長核から、選択CVD法によって配線材料を結晶成長させ、開口部16内にメタルプラグ26を形成する工程、から成る。







20

30

【特許請求の範囲】

【請求項1】半導体基板上に形成された層間絶縁層に開 口部を設けた後、パリアメタル層を形成し、次いで選択 CVD法で開口部内にメタルプラグを形成する方法であ って、

(イ) 層間絶縁層の上表面及び開口部内にパリアメタル 層を形成した後、メタルプラグを形成すべき配線材料を 結晶成長させるための成長核を該パリアメタル層上に形 成する工程と、

アメタル層をポリッシュ法によって除去する工程と、

(ハ) 前記成長核から、選択CVD法によって配線材料 を結晶成長させ、開口部内にメタルプラグを形成する工 程、から成ることを特徴とする、半導体装置におけるメ タルプラグの形成方法。

【請求項2】前記成長核は、金属あるいは金属シリサイ ドから成り、パリアメタル層及び成長核は、電子サイク ロトロン共鳴CVD法で形成されることを特徴とする請 求項1に記載の半導体装置におけるメタルプラグの形成

【請求項3】前記工程(ロ)と工程(ハ)の間に、開口 部の側壁に形成された成長核をプラズマエッチングによ って除去することを特徴とする請求項2に記載の半導体 装置におけるメタルプラグの形成方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体装置におけるメ タルプラグの形成方法、更に詳しくは選択CVD法にて メタルプラグを形成する方法に関する。

[0002]

【従来の技術】半導体装置においては、半導体基板に形 成された不純物拡散領域や下層配線層等と上層配線層と の電気的接続を行うために、コンタクトホールやビヤホ ール(以下、接続孔ともいう)が設けられている。接続 孔を形成するには、かかる半導体基板の上に層間絶縁層 を形成し、この層間絶縁層に開口部を設けた後、開口部 に配線材料を埋め込む方法が一般的である。開口部に配 線材料を埋め込む方法として、アルミニウム等の金属配 線材料をスパッタ法によって形成する方法が従来から採 用されている。

【0003】しかしながら、開口部の大きさが微細化 し、アスペクト比が大きくなるに従って、閉口部をスパ ッタ法で埋め込むことは困難になりつつある。そこで、 微細な開口部を配線材料で埋め込む技術として、所謂ブ ランケットCVD法あるいは選択CVD法が注目されて

【0004】配線材料としてタングステンを使用したブ ランケットCVD法で開口部内にメタルプラグ(タング ステンプラグ)を形成する技術の概要は以下のとおりで ある。先ず、半導体基板上に形成された層間絶縁層に開 50

口部を設け、層間絶縁層の上表面及び開口部にCVD法 でタングステン層を形成した後、層間絶縁層の上表面に 形成されたタングステン層をエッチバックする。これに よって、開口部内にタングステンから成るメタルプラグ が形成される。このプランケットタングステンCVD法 においては、開口部の底部及び側壁からタングステンが 成長するため、開口部内に形成されたメタルプラグの中 心部にポイドが発生し易い。それ故、プランケットタン グステンC V D 法は、0、35μm径の開口部への埋め (ロ) 層間絶縁層の上表面に形成された成長核及びパリ 10 込みが限界とされており、さらに微細な開口部を配線材 料で埋め込むためには、選択CVD法を採用することが 望ましいと考えられている。

> 【0005】配線材料としてタングステンを用いた従来 の選択CVD法による接続孔の形成方法の概要は次のと おりである。先ず、半導体基板上に熱CVD法等で層間 絶縁層を形成し、この層間絶縁層に、例えば、フォトリ ソグラフィ法及びリアクティブ・イオン・エッチング法 によって開口部を設ける。次いで、タングステンは層間 絶縁層の上には堆積し難いことを応用して、タングステ ンをCVD法で開口部の内部にのみ堆積させ、開口部内 にタングステンプラグを形成する。こうして、開口部が タングステンによって埋め込まれた接続孔が完成する。 [0006]

【発明が解決しようとする課題】シリコン基板に形成さ れた不純物拡散領域の上に、直接、選択タングステンC VD法を適用して、例えば薄膜トランジスタ (TFT) を形成した場合、TFTは後の工程で600°C以上の 熱処理を受けるが、この熱処理工程において、タングス テンとシリコン基板のS1が反応してしまう。その結 果、シリコン基板に形成された接合が破壊され、リーク 電流が増加するという問題が生じる。

【0007】この対策として、シリコン基板とタングス テンプラグの界面にバリアメタル層を形成するという方 法が検討されている。しかし、タングステンはパリアメ タル層の上に形成し難いという問題がある。また、開口 部内のみにパリアメタル層を形成することが困難である という問題もある。

【0008】それ故、パリアメタル層を閉口部内のみに 簡単に形成する方法、及びメタルプラグを形成すべき配 線材料を結晶成長させるための成長核を開口部内のパリ アメタル層上にのみ簡単に形成する方法が求められてい

【0009】従って、本発明の目的は、バリアメタル層 を開口部内のみに簡単に形成することができ、しかもメ タルプラグを形成すべき配線材料を結晶成長させるため の成長核を開口部内のバリアメタル層上にのみ簡単に形 成することができるメタルブラグの形成方法を提供する ことにある。

[0010]

【課題を解決するための手段】上記の目的を達成するた

3

めの本発明のメタルプラグの形成方法は、半導体基板上に形成された層間絶縁層に開口部を設けた後、パリアメタル層を形成し、次いで選択CVD法で開口部内にメタルプラグを形成する方法である。そして、(イ)層間絶縁層の上表面及び開口部内にパリアメタル層を形成した後、メタルプラグを形成すべき配線材料を結晶成長させるための成長核を該パリアメタル層上に形成する工程と、(ロ)層間絶縁層の上表面に形成された成長核及びパリアメタル層をポリッシュ法によって除去する工程と、(ハ)前記成長核から、選択CVD法によって配線 10材料を結晶成長させ、開口部内にメタルプラグを形成する工程、から成ることを特徴とする。

【0011】パリアメタル層は、TiN、Ti/TiN、TiSi2/TiN、TiON、Ti/TiON、TiSi2/TiN、TiON、Ti/TiON、TiSi2/TiON、TiWから成ることが好ましい。尚、TiN、TiONあるいはTiWの上にメタルプラグが形成される。例えばシリコン基板に形成された不純物拡散領域等と反応して良好なオーミックコンタクトを得られるように、パリアメタル層はTi、TiSi2、MoSi2、WSi2、その他の金属層あるいは金属20シリサイド層を有していることが好ましい。

【0012】成長核は、Ti、W、Mo、Niあるいはこれらの金属のシリサイド、銅、アルミニウム、ポリシリコン、アモルファスシリコン等、選択CVD法において使用されるメタルプラグの原料ガスを還元して、メタルプラグを構成する配線材料を結晶成長させることができる物質から選択することができる。

【0013】メタルプラグ、及びメタルプラグを形成すべき配線材料は、タングステンから成る。あるいは又、アルミニウムを使用し、選択CVD法で形成することも 30 できる。

【0014】ポリッシュ法は、近年、半導休基板の鏡面 仕上げ、SOI (Silicon On Insulator) デバイスで用 いられている技術であり、例えば、文献「Trench Insul atorby Selective Epi and CVD Oxide Cap. J. Electr ochem SOC, Vol. 137, No. 12, 1990年12月、に開示され ているように、層間絶縁層の平坦化にも応用されてい る。ポリッシュ法に用いられる研磨装置100の概要を 図4に示す。この研磨装置100は、研磨プレート10 2、基板支持台110、スラリー供給系116から成 40 る。研磨プレート102は、回転する研磨プレート回転 軸106に支承され、その表面には研磨パッド104が 備えられている。基板支持台110は、研磨プレート1 02の上方に配置され、基板支持台回転軸112に支承 されている。研磨すべき基板108は基板支持台110 に載置される。基板支持台回転軸112は、基板支持台 を研磨パッドの方向に押す研磨圧力調整機構114に取 り付けられている。研磨剤を含んだスラリー120は、 スラリー供給系116からスラリー供給口118を通し て研磨パッド104に供給される。

【0015】ポリッシュ法はこのような研磨装置100を用いる。そして、研磨剤を含んだスラリー120を研磨パッド104に供給しながら、研磨プレート102を回転させる。同時に基板支持台110に載置された基板108を回転させながら、研磨圧力調整機構114によって、研磨パッド104に対する基板108の研磨圧力を調整する。こうして、基板108の表面を研磨することができる。

【0016】あるいは又、実開昭63-754号公報に 記載されたように、スラリーを、研磨プレート回転軸1 06及び研磨プレート102の内部を経由して、研磨パッド104に設けられたスラリー供給口118から供給 することもできる(図5参照)。

【0017】本発明の方法の好ましい一実施態様においては、前記成長核は、金属あるいは金属シリサイドから成り、パリアメタル層及び成長核は、電子サイクロトロン共鳴CVD法(以下、ECR CVD法ともいう)で形成される。

【0018】更に、本発明の方法の更に好ましい実施態様においては、前記工程(ロ)と工程(ハ)の間において、開口部の側壁に形成された成長核をプラズマエッチングによって除去する。

[0019]

【作用】本発明のメタルプラグ形成方法においては、バリアメタル層及び成長核を形成後、層間絶縁層の上表面に形成された成長核及びパリアメタル層はポリッシュ法によって除去されるが、開口部内にはパリアメタル層及び成長核が残される。従って、選択CVD法によって開口部内に確実にメタルプラグを形成することができる。

【0020】本発明の好ましい実施態様においては、バリアメタル層及び成長核はECRCVD法で形成される。ECR CVD法で形成される時膜は異方性堆積形状を有する。即ち、パリアメタル層及び成長核は、層間絶縁層上及び開口部底部よりも開口部側壁に薄く形成される。これは、電子サイクロトロン共鳴によって活性化された反応ガスが方向性を有していることに由来する。異方性堆積は、圧力が低いほど、反応ガスの平均自由工程が長くなり、より顕著に現れる。

【0021】本発明の更に好ましい実施態様においては、開口部の側壁に形成された成長核はプラズマエッチングによって除去される。プラズマエッチングは等方的に成長核をエッチングするため、側壁に形成された成長核は開口部底部に形成された成長核よりも早くエッチングされる。その結果、次の工程で選択CVD法によってメタルプラグを形成するとき、開口部の側壁から配線材料が結晶成長することを防ぐことができ、より微細な接続孔を形成することができる。

[0022]

【実施例】以下、図面を参照して、本発明を実施例に基 50 づき説明する。尚、パリアメタル屑はTi/TiNから 5

成り、成長核はTiから成り、メタルプラグを形成すべ き配線材料及びメタルプラグはタングステンから成る実 施例で、本発明の方法を説明する。

【0023】 (実施例1)

[工程-100] シリコン基板10の上に、SiOzか ら成り厚さ800nmの層間絶縁層14をCVD法で形 成した後、従来の方法、例えばフォトリソグラフィ法及 びリアクティブ・イオン・エッチング法によって、層間 絶縁層14に開口部16を形成する(図1の(A)参 照)。尚、シリコン基板10には不純物拡散領域12が 10 温度 形成されている。

【0024】 [工程-110] Ti/TiNから成るパ リアメタル層 2 2 をそれぞれ 2 0 / 1 0 0 n m、層間絶 緑層14の上及び開口部16内にECR CVD法にて 形成する。尚、凶1の(B)中、18はT1層、20は TiN層である。また、厚さは層間絶縁層の上の膜厚で あり、以下の膜厚の記載においても同様である。尚、開 口部底部における膜厚は、ECR CVD法の条件、開 口部の構造(深さ、径など)によって異なるが、一般 に、層間絶縁層上の膜厚の約50%程度である。

【0025】 Ti層18の形成条件は以下のとおりであ

 $T i C l_4/H_2/A r = 1.0/3.0/5 sccm$

マイクロ波パワー

3 k W 600°C

温度

圧力

0. 1 Pa

尚、H2及びArは電子サイクロトロン共鳴によりプラ ズマ化される。また、TiN層20の形成条件は以下の とおりである。

T i C $1_4/N_2/H_2/A$ r = 1 0/1 5/5 0/5 scc 30

マイクロ波パワー

3 k W

温度

600°C

圧力

0. 1 Pa

尚、N₂、H₂及びArは電子サイクロトロン共鳴により プラズマ化される。

【0026】 [工程-120] 次に、パリアメタル層2 2の上にECR CVD法で成長核から成る層(以下、 成長核層ともいう)を50nm形成する(図1の(B) 参照)。成長核層24の形成条件は以下のとおりであ 40 る。

 $T i C l_4/H_2/A r = 10/30/5 sccm$

マイクロ波パワー .

3 k W

温度

600°C

圧力

0. 1 P a

尚、H₂及びArは電子サイクロトロン共鳴によりプラ ズマ化される。

【0027】 [工程-130] 次に、層間絶縁層14の 上に形成されたパリアメタル層22及び成長核層24を ポリッシュ法によって除去する(図1の(C)参照)。

除去の条件は以下のとおりである。研磨装置としては、 図4に示した研磨装置を使用した。

研磨圧カ=5.0 PSI

研磨プレート/基板支持台回転数=12/26 RPM 【0028】 [工程-140] この後、選択タングステ ンCVD法により耐熱性のあるタングステンから成るメ タルプラグ26を形成する(図2参照)。選択タングス テンCVD法の条件を以下のとおりとした。

 $WF_6/S i H_1/H_2 = 1.0/7/1.000 sccm$

260°C

圧力

27 P a

Tiから成る成長核層24から、配線材料であるタング ステンが結晶成長し、 開口部16の内部にメタルプラグ 26が形成される。

【0029】本実施例においては、パリアメタル層22 及び成長核層24を、開口部16の内部にのみ容易に形 成することができる。層間絶縁層の上表面は何ら被覆さ れておらず、配線材料が層間絶縁層の上表面から結晶成 長することがない。

【0030】(実施例2)以下に説明する実施例2にお いては、実施例1の[工程-130]と[工程-14 0] の間に、開口部の側壁に形成された成長核をプラズ マエッチングによって除去する工程を取り入れている。

【0031】 [工程-200] この工程は、実施例1の [工程-100]~[工程-130]までと同一であ り、その説明は省略する。

【0032】 [工程-210] 次に、以下の条件でプラ ズマエッチングを行う。プラズマエッチング装置は、有 磁場マイクロ波エッチング装置を用いたが、プラズマエ ッチングが行えるものであれば何でもよい。

 $BC1_3/C1_2 = 30/20sccm$

RF波パワー

1 5 W

マイクロ波パワー 100w

圧力

100Pa

プラズマエッチングによって、図3に示すように、開口 部16の側壁16Aに形成されたTiから成る成長核層 24だけを除去すればよい。これは、プラズマエッチン グの時間制御で容易に行うことができる。尚、成長核層 24だけでなく、バリアメタル層22の一部分を除去し てもよい。これによって、次の選択CVD工程におい て、メタルプラグを構成する配線材料は開口部16の底 部から結晶成長することが可能になる。

【0033】 [工程-220] その後、実施例1の [工 程-140]と同様の方法で、選択タングステンCVD 法にて耐熱性のあるメタルプラグを開口部内に形成す る。

【0034】本実施例においては、バリアメタル層22 を開口部16の内部にのみ、そして成長核層24を開口 部16の底部に容易に形成することができる。 配線材料 50 は、開口部の底部から結晶成長し、開口部の側壁から結

特開平5-259110

晶成長することを防ぐことができるので、実施例1より も微細な接続孔を形成することができる。

【0035】以上、本発明を好ましい実施例に基づき説 明したが、本発明はこれらの実施例に限定されるもので はない。層間絶縁層は、SiOzの代わりに、PSG、 BSG, BPSG, AsSG, PbSG, SbSG, > リコン窒化膜、SOG、SiON等を使用することがで きる。

【0036】実施例においては、不純物拡散領域が形成 された半導体基板上に層間絶縁層を形成したが、下層配 10 10 シリコン基板 線層が形成された半導体基板上に層間絶縁層を形成する ことも、本発明のメタルプラグの形成方法に包含され る。

[0037]

【発明の効果】本発明のメタルプラグ形成方法において は、パリアメタル層、及び金属あるいは金属シリサイド から成り選択成長の種となる成長核を開口部内にのみ簡 単に形成することができるので、選択CVD法によって 閉口部内にのみ確実にメタルプラグを形成することがで きる。そして、600°C以上の熱処理においてもシリ 20 コン基板に形成された接合を破壊することのないメタル プラグを形成することができる。

【0038】また、所謂ブランケットタングステンCV D法よりも、微細な接続孔を形成することができる。

【図面の簡単な説明】

【図1】本発明のメタルプラグ形成方法の一実施態様各 工程を説明するための、半導体素子の模式的な一部断面 図である。

【図2】図1に引き続く工程を説明するための、半導体

素子の模式的な一部断面図である。

【図3】本発明のメタルプラグ形成方法のより好ましい 実施態様各工程を説明するための、半導体素子の模式的 な一部断面図である。


【図4】ポリッシュ法に適した研磨装置の概要を示す図 である。

【図5】ポリッシュ法に適した別の研磨装置の一部分を 示す図である。


【符号の説明】

- - 12 不純物拡散領域
 - 14 層間絶縁層
 - 16 開口部
 - 18 Ti層
 - 20 TiN層
 - 22 パリアメタル層
 - 24 成長核層
 - 26 メタルプラグ
 - 100 研磨装置
 - 102 研磨プレート
 - 104 研磨パッド
 - 106 研磨プレート回転軸
 - 108 基板
 - 110 基板支持台
 - 112 基板支持台回転軸
 - 114 研磨圧力調整機構
 - 116 スラリー供給系
 - 118 スラリー供給口
 - 120 スラリー


[図2]



【図3】




[図5]



(6)

特開平5-259110



フロントページの続き

(51) Int. Cl. 5

H 0 1 L 21/3205

21/90

C 7735-4M

庁内整理番号

識別記号

FΙ

技術表示箇所